近日， Intel已经正式向合作伙伴公布了Larrabee的技术规范，但Larrabee的设计基础仍然是一个谜。德国媒体Heise近期发出了一则相当有趣的消息：Larrabee将基于已经具有20年历史的P5架构。
本文作者，资深
硬件玩家Stiller称Intel已充分吸取旧有架构的成果，以获得可以支撑Larrabee的技术结构。在Intel的40周年简报中，Stiller发现了Larrabee基于代号P54C的600nm
奔腾架构的可能性。
第一款Pentium核心（P5,800nm，60/66MHz）于1989年研制成功，并在1993年推向市场，P54C发布于1994年，
主频提升至120MHz，随后350nm的接替者P54CS达到了200MHz。到了1995年，55C核心（280nm，最高233MHz）出现，并在两年后被Pentium II取代。
Stiller还提到，Larrabee最先面世的32核心产品“很可能”沿用MMX指令集，也就是说Larrabee将是一颗采用了45nm技术的P54CS多核
芯片，当然它也会支持64位运算。如果MMX部分被512位的AVX（加强型矢量扩展集）取代，那么在2GHz主频下，Larrabee的理论运算速度可达每时钟32Flop/秒，最高2Tflop/秒。
如果以上猜测属实，那么Intel将比目前NVIDIA或
AMD的单精度浮点运算能力高出两倍，但NV和AMD的GPU都有能力在短期内实现浮现运算性能的翻倍。有理由相信，一旦Larrabee开始投入市场，单卡GPU的运算水平也将达到3—4Tfolp/秒。目前AMD即将发布的双GPU产品ATI Radeon 4870 X2，预计将超过2.49Tflop/秒的运算水平。看来Intel如果要赶超对手，Larrabee在2009年下半年至少要达到4Tflop/秒。
【责任编辑 王思超】
