1.新一代酷睿2双核处理器
尽管代号（Merom）与上一代Napa refresh平台相同，但新的酷睿2双核处理器还是具备诸多新特性，并且这恐怕也是Santa Rosa平台中改变最大的部件了。需要说明的是，目前发布的Merom处理器中，型号为Core 2 Duo T7100的处理器可以算是一个另类，它不仅是唯一一款主频低于2GHz的标准电压处理器，也是唯一一款二级缓存为2MB的产品。除此之外，已经发布的T7300/T500/T7700全部具备4MB容量的二级缓存。
Intel移动处理器规格对比
新的Merom处理器采用了Socket P接口，而之前的产品则是Socket M接口，这就意味着我们无法将Santa Rosa中的任何一款处理器用于之前的平台，反之亦然。对普通消费者来讲，目前
英特尔的处理器型号以及命名方式足以令他们感到眼花缭乱，因此我们列出了目前还在销售的一些处理器的规格表，我们并不希望读者朋友们能够牢记规格表中的每一款处理器的相关参数，而是希望当您在选购
笔记本电脑的产品之前可以随时翻阅杂志查看这些数据——把它当作一个备忘录来使用远远要比记住它们轻松且实际得多。
Socket M和Socket P接口对比
新的Merom处理器采用了800MHz外频，由于它们全部基于酷睿微架构，因此我们有必要再次简要回顾一下酷睿微架构及酷睿2双核处理器所具备的诸多先进特性：
1.1 宽位动态执行
酷睿微架构通过提高静态指令并行能力、优化动态指令两种措施实现高效运作，这两种方案在
CPU硬件上有不同的实现——针对静态指令，处理器以提高指令并行执行能力应对，而针对动态指令，处理器引入了一项名为“宏操作融合（Macro-Op Fusion）”的指令优化技术，再加上从Pentium M继承而来的“微操作融合（Micro-Op Fusion）”技术，动态指令得以最大程度的精简化，最终让酷睿2双核处理器获得卓越的每瓦性能。
大家都知道，增强指令并行执行能力是提高CPU效率最有效的办法之一！而在CPU内部，一个指令的执行过程必须经过解码器解码后交给相应的运算单元加以执行，解码操作的实质就是将长度不一的x86指令分解为多个固定长度的微指令（类似RISC指令），以提高后续处理的效率。因此，要让CPU拥有尽可能高的并行处理能力，首先就要增加指令解码器的数量——每个解码器对应一个指令，解码器数量越多，并行执行能力就越强！但这并不是说解码器数量可以无限制增加，由于x86指令系统远比RISC指令系统来得复杂，指令长度、格式与定址模式都非常紊乱，受此制约处理器
厂商一直都无法在自己的产品中设计三个以上的解码器，包括P6／Pentium M、Netburst、K7／K8架构产品都是采用三个解码器设计，也就是每个时钟周期最多只能对三条指令进行解码。
而在解码器设计方面，一直都有传统的“简单－复杂”专用解码器以及通用解码器两类设计方案，专用解码器要么只能对静态指令进行解码、要么只能对动态指令解码，具有较高的效率；通用解码器虽然能够同时处理两类指令，但它效率较差——英特尔的P6／Pentium M架构、AMD K7／K8架构都属于“简单－复杂”专用体系，三个解码器由一个复杂指令解码器（complex decoder）和两个简单指令解码器（simple decoder）构成的“4-1-1”结构；其中，复杂指令解码器可对包含2～4个微指令的复杂指令作解码处理，但若遇到更加复杂的指令，解码器就会呼叫微码循序器（Microcode Sequencer）、将复杂指令分解为多个微指令系列分别执行。到了Netburst架构出现，情况就发生了变化，英特尔改用通用解码器方案，每个解码器都能处理简单指令和复杂指令，当遇到动态指令较多的应用时，NetBurst架构具有较高的效率；可一旦遭遇简单指令较多的应用，Netburst的通用解码器效率平平，加之流水线过长，一旦分支预测代价巨大，就会使得Netburst架构整体性能不高。而在Netburst之后露面的Banias Pentium M架构则回复到P6架构的4－1－1经典方案，将复杂指令和简单指令重新分开，只是通过多方位改良来提高处理器性能！
酷睿2双核处理器同样采用专用解码器设计，即采用简单解码器和复杂解码器相互独立的方案，但不同之处在于它将简单解码器的数量提高到三个，复杂解码器仍为一个——由于后者最多可处理由四个微指令组成的动态指令，因此酷睿2双核处理器的解码器就变为4－1－1－1结构。显然，英特尔以某种机制成功克服了x86指令并行解码限制的困扰。
